十进制数-96的8位补码表示是
若传送的是字符C，其ASCII码为1000011，采用奇校验方式传送8位编码，末位增加奇校验位后的编码表示是
在采用变址寻址方式的指令中，操作数在
有一个32KB的主存储器，按字节编址需要地址线
存放微程序的控制存储器包含在
磁盘接口应选用
MIPS计算机的汇编指令"or $s1, $s2, $s3"的功能是
对硬盘上信息的访问方式是
在计算机的存储器层次结构中，属于外部存储器的是
设置中断屏蔽字的作用是
CPU内部的ALU部件的基本功能是实现____运算和____运算。
在计算机系统中，常用的进位记数制有____进制、八进制、十进制、____进制。
在计算机系统中，常用的数据校验码有奇偶校验码、海明校验码、____校验码。
按指令格式的复杂度，指令系统可分为CISC与____两种类型。
Intel将内部异常分为三类：故障、陷阱和____。
早期计算机的定时方式采用机器周期、____和____三级时序对数据通路操作进行定时控制。
按照存取方式分类，存储器分为____、____和直接存取存储器。
由若干个存储器芯片构成一个内存条，通常情况下，需要在字方向和____方向上进行扩展。
对I/O接口中可访问的寄存器编址，其方式有独立编址和____编址两种。
I/O数据传送主要有三种不同的控制方式：____、____和中断控制。
总线
（计算机性能指标）MIPS
（数据存储排列顺序）大端方式
寄存器寻址
程序状态字寄存器（PSW）
一条指令中应该显式或隐式地给出哪些信息？
CPU中设置的程序计数器（PC）和指令译码器（ID）的作用分别是什么？
为什么在CPU和主存之间引入Cache能提高CPU访存效率？
中断过程包括哪两个阶段？每个阶段如何实现？
假设某个频繁使用的程序P在机器M1上运行需要20s，M1的时钟频率为3GHz。设计人员想开发一台与M1具有相同ISA的新机器M2。采用新技术可使M2的时钟频率增加，但同时也会使CPI增加。假定P在M2上执行时的时钟周期数是在M1上的2倍，则M2的时钟频率至少达到多少才能使程序P在M2上的运行时间缩短为8s？
将十进制数120转换为IEEE754的单精度（32位）浮点数格式，要求最后格式用十六进制数表示。注：IEEE754单精度浮点数的计数公式为(-1)s×1.f×2(E-127)，其中符号位1位，阶码8位，尾数23位。
假定某同步总线在一个总线时钟周期内传送一个8字节的数据，总线时钟频率为133MHz，则总线带宽是多少？如果总线宽度改为128位，一个时钟周期能传送两次数据，总线时钟频率为266MHz，则总线带宽是多少？
某计算机字长16位，采用16位定长指令格式，部分数据通路结构如题33图所示。假设MAR的输出一直处于使能状态，对于逻辑指令"OR (R2), (R1)"，请回答下列两问。
（1）在执行阶段需要多少个节拍？
（2）每个节拍的功能是什么？需要哪些有效控制信号？
注：该指令功能为 M[R[R2]] ← M[R[R2]] OR M[R[R1]]。
某计算机主存地址空间大小32MB，按字节编址。主存与Cache之间采用直接映射方式，块大小为8K字节。Cache数据区大小为64KB。
（1）该Cache共有多少行？
（2）主存地址需多少位？如何划分？要求说明每个字段的含义、位数及其在主存地址中的位置。